问题——算力增长与能耗约束矛盾凸显 随着智能终端普及和人工智能应用加速，芯片“算得更快”与“耗电更少”的矛盾日益尖锐。一方面，模型规模与数据吞吐持续攀升，带来更高的计算密度；另一方面，移动设备续航、数据中心电力与散热成本形成现实约束。行业普遍面临“功耗墙”与“散热墙”双重压力：能耗控制不住——不仅影响用户体验——也直接抬升算力基础设施的运营成本，并对绿色低碳发展提出挑战。 原因——传统架构的“数据搬运”消耗成为关键瓶颈 从技术路径看，当前主流计算系统仍以计算与存储分离的体系为基础，数据处理器与存储器间频繁往返，形成大量能量消耗与时间延迟。尤其在大规模并行计算、深度学习推理训练等场景中，能耗并非主要花在“算”本身，而是花在“搬运数据”和“等待数据”上。此结构性瓶颈推动各国科研机构和企业加速探索“存算一体”等新型计算范式，以减少数据移动，提升能效比。 影响——低压铁电器件突破为“存算一体”打开关键窗口 铁电晶体管因具备“断电保持”的非易失特性，被视为实现存储与计算融合的重要器件候选，可在更贴近数据的位置完成运算，从而显著降低数据搬运开销。但长期以来，传统铁电晶体管往往需要较高电压才能完成极化翻转，与先进CMOS逻辑电路的低电压趋势难以匹配，导致其应用在系统集成中受到掣肘：高低电压共存不仅增加电路复杂度，也带来可靠性与成本压力。 此次北京大学团队的研究从器件结构与电场调控入手，提出将栅极压缩至1纳米量级，并利用纳米结构带来的局域电场增强效应，使铁电材料在更低外加电压下实现极化翻转。研究结果显示，该器件在0.6伏条件下实现稳定开关工作，单次开关能耗相较当前最佳水平降低一个数量级。这一进展意味着，在相同算力目标下，有望更降低功耗与发热；在同等功耗预算下，也可能为提升计算密度和续航表现提供空间。对面向端侧智能、可穿戴设备以及能源约束更严苛的边缘计算场景而言，意义尤为突出。 对策——从实验室样机到产业化仍需系统性工程攻关 需要看到，器件层面的性能突破只是走向应用的起点。要让1纳米栅极铁电晶体管进入可复制、可放大的制造流程，还需在多环节联合推进。 其一是材料与工艺一致性问题。纳米尺度下，材料缺陷、杂质与界面态对器件性能影响被显著放大，任何波动都可能导致漏电、阈值漂移或良率下降。如何实现可控生长、稳定沉积和高一致性参数分布，是能否规模制造基础。 其二是与现有制造体系的适配问题。当前工艺设备、设计工具与测试标准以硅基CMOS为中心构建，新器件引入往往牵一发而动全身，需要在版图规则、模型参数、可靠性评估与失效分析诸上重建配套体系。尤其是“存算一体”器件若要走向系统级应用，还需与存储阵列、互连结构、片上电源管理等共同优化，避免“单点先进、系统不经济”。 其三是产业协同与时间窗口问题。国际产业界亚纳米与新型器件方向上也在同步推进，竞争不仅是单项指标，更是工艺成熟度、生态构建速度与供应链整合能力的综合较量。对新路线而言，形成从材料、器件到电路、架构再到软件工具链的闭环，往往需要持续投入与长期迭代。 前景——新材料新原理或成突破能耗瓶颈的重要方向 从更宏观的技术演进看，先进制造受限于成本、设备与物理尺度逼近极限，单纯依靠几何微缩已难以持续带来等比例收益。以碳纳米管等新材料为基础的晶体管路线，以及面向“存算一体”的器件创新，正在成为全球研究热点。此次成果表明，通过结构创新与电场工程，可以在低电压下激活铁电特性，为“低功耗+非易失”的器件组合提供更现实的实现途径。 展望未来，若能在材料可控、工艺兼容、可靠性寿命和系统验证等上实现持续突破，并在应用侧形成可落地的场景牵引，有关技术有望在超低功耗计算、类脑计算加速器、边缘智能芯片等领域展现更大价值。同时，这也提示产业界：在后摩尔时代，谁能率先打通从器件到系统的全链条创新，谁就更可能在新一轮算力竞争中把握主动。
降低功耗需要系统性的计算范式变革；面对智能计算的发展需求，能否整合低能耗器件、可制造工艺和产业生态将决定企业在算力竞争中的优势。这项研究为解决能耗问题提供了新思路，但要将成果转化为实际生产力，仍需持续的技术攻关和产业链协作。