问题——算力需求飙升倒逼设计模式变革。近期上海举行的SEMICON China 2026上，国内系统级电子设计自动化（EDA）企业芯和半导体举办品牌发布活动，宣布启动公司成立16年来的战略定位升级。公司认为，大模型训练与推理带动算力需求快速增长，硬件创新正在从“单点突破”转向“系统工程”：芯片、封装、互连、供电与散热之间的耦合更紧密，任一环节的偏差都可能引发性能、功耗与可靠性失衡，研发风险与试错成本随之抬升。 原因——制程微缩边际效应递减，系统复杂度成为主要矛盾。过去，行业长期受益于摩尔定律，通过制程进步获得更高性能与更低成本。但在先进制程面临物理与经济约束的背景下，性能提升越来越依赖Chiplet、先进封装、异构计算、高带宽存储、超高速互连，以及数据中心级电源网络与散热方案的协同优化。芯和半导体在发布会上提出“工具已死”，意在强调：只停留在“加速绘图与验证”的传统工具思路，难以覆盖跨芯片—封装—板级—系统的多目标权衡；设计范式需要从以单芯片为中心，转向以系统指标牵引的整体协同。 影响——竞争焦点转移，产业链协同门槛抬升。一上，竞争高地正从“单芯片性能最优”转向“系统级集成与优化能力”。相同制程条件下，封装形态、互连拓扑、供电完整性与热设计水平，可能直接决定整机算力密度与能效比。另一上，复杂系统的失效模式更难暴露：电磁、热、力学、信号完整性等多物理场耦合，使问题不易在单一环节被发现；后期返工不仅影响上市节奏，还可能带来高昂的掩膜与产线成本。对服务器、智能汽车、端侧计算终端等“系统即产品”的行业来说，缩短研发周期、提高一次成功率正成为关键能力。 对策——从“工具供应”走向“系统领航”，以STCO提升确定性。芯和半导体表示，将把自身从软件工具提供者升级为“系统设计领航员”。其路径是以系统技术协同优化（STCO）为方法论，结合多物理场耦合仿真引擎，将关键风险前移到虚拟空间进行预演与消解，力争实现“第一次就做对”。公司同时提出扩大服务边界：从芯片设计延伸到先进封装与异构集成、高带宽存储、超高速互连、高效电源网络以及数据中心架构等系统级场景，并表示将加强与封装测试、存储模组、PCB、连接器与线缆互连、液冷与供电等环节的协同，提升面向大算力时代的工程化解决方案能力。 前景——系统级EDA或成后摩尔时代关键基础设施。业内人士认为，后摩尔时代的创新更像一场“系统集成竞赛”：谁能在复杂系统中把性能、功耗、成本、可靠性与可制造性形成可验证、可复用的工程闭环，谁就更接近产业主动权。随着Chiplet与先进封装加速普及，系统级设计对标准、流程与生态协作提出更高要求；具备跨层级建模与多目标优化能力的平台型企业将获得更大空间。此外，国产EDA向系统级纵深推进，有助于在关键基础软件领域积累工程经验与生态资源，增强产业链韧性与安全水平。
从制程驱动到系统驱动，AI时代的硬件创新正在重塑行业规则。谁能更早识别风险、把协同做得更深、把系统指标算得更准，谁就更可能掌握下一阶段竞争主动权。面向后摩尔时代，系统级设计能力的提升不仅是企业战略选择，也将成为产业链协同升级的重要抓手。