问题： 随着大模型训练与推理需求激增，芯片系统面临的"存储墙"问题日益凸显；当前主流架构中，计算单元与存储单元分离的设计导致数据频繁搬运，带来显著的延迟和能耗问题。研究表明，在许多推理任务中，系统能耗和时间开销主要来自数据读写而非计算本身。此外，逻辑电路通常在0.7V低电压下工作，而存储器需要更高电压，这种电压差异迫使芯片增加额外的电压转换电路，不仅占用面积，还增加了功耗和成本，限制了高密度集成和终端应用。 原因： 解决"存储墙"问题的关键在于开发同时满足低电压、低能耗、可扩展且与逻辑电路兼容的存储器件。铁电晶体管(FeFET)因其非易失特性和快速写入速度被视为理想选择，但器件尺寸缩小后如何保持稳定性能一直是业界难题。随着尺寸减小，量子隧穿、界面缺陷等问题会导致性能下降，使得"微缩化"和"低功耗"难以兼顾。 影响： 北京大学研究团队通过创新器件结构获得突破。他们成功制备出栅长仅1纳米的铁电晶体管，工作电压降至0.6V，单次操作能耗低至0.45飞焦每微米，比现有先进水平降低一个数量级。研究成果已发表在《科学·进展》期刊。该突破的关键在于"纳米栅极电场汇聚"效应：当栅极缩小到纳米级时，电场在极小区域内增强，使铁电材料能在更低电压下实现稳定极化翻转。0.6V的工作电压已接近当前逻辑电路水平，为存储与计算单元协同工作创造了条件。 对策： 要实现实际应用，还需解决以下挑战：1)验证大规模制造的可行性，降低器件波动对良率的影响；2)评估铁电材料在高频读写下的耐久性；3)提升与现有CMOS工艺的兼容性；4)加强产学研合作，推动从单器件到系统集成的跨越。 前景： 在后摩尔时代，系统能效比线宽缩小更为关键。这项研究不仅提供了高密度、低功耗存储的新方案，也为存算融合奠定了基础。未来随着技术成熟，该成果有望应用于终端智能、数据中心节能等领域，并为亚纳米技术发展提供参考。
这项突破展现了通过物理机制创新实现器件性能跃迁的新路径。它不仅刷新了器件尺寸和功耗纪录，更证明了在纳米尺度下可以实现"尺寸越小、性能越强"的突破。这为我国芯片产业自主创新树立了典范，也为全球芯片技术发展指明了方向。随着技术完善，新一代高效AI芯片有望加速数字经济发展。