问题——算力扩张遭遇“连不动”的现实约束 近期在美国举行的多场行业会议上，关于新一代计算平台的讨论出现了一个共同结论：在训练与推理规模不断扩大之际，靠更先进制程和封装堆叠带来的算力提升，正越来越多地受限于集群内部的数据搬运效率和节点间通信能力。业内将这种“I/O速率跟不上算力增长”的矛盾概括为“I/O墙”。当模型参数与数据吞吐提升到一定规模，系统性能不再主要取决于“算得多快”，而更取决于“传得多快、传得多省”。 原因——高速电互连逼近极限，工程边界收紧 从技术路径看，传统铜缆电互连在更高频率下的损耗、串扰、功耗以及传输距离限制愈发明显。随着单通道速率持续提升，铜互连的可用距离被继续压缩，跨机柜、跨机架扩展面临成本与能耗的双重压力。同时，超大规模数据中心的部署密度提高带来更大的散热压力，互连系统不仅要更快，也要更节能、便于维护并支持扩展，推动产业寻找更适合的传输介质与系统架构。 影响——互连从“配套”转为“主赛道”，标准与生态加速聚合 面对这些瓶颈，国际厂商在最新产品和路线图中普遍加大对交换芯片、网卡、数据处理单元等互连基础设施的投入，以提升GPU间、节点间的有效带宽与通信效率。另外，光通信领域的多家多源协议组织也在密集推进面向超大规模数据中心的互连规范与形态创新，重点围绕可插拔光模块、液冷适配以及更高端口密度等方向。行业人士认为，标准化力量的快速聚合，反映出产业链正试图通过开放生态降低互联互通成本，推动光互连从“局部试点”走向“规模部署”。在超高速率场景下，光传输凭借更高的传输密度和更好的距离能力，正成为数据中心互连的重要选项。 对策——从芯片到系统协同发力，补齐“互连短板” 破解互连瓶颈，需要“芯片—封装—板级—系统—网络”的全栈协同：一是推动先进封装与高带宽互连技术结合，提高芯片与芯片之间、封装与封装之间的带宽供给；二是增强交换与网络能力，通过更高性能的交换芯片、网卡与数据处理单元降低通信开销；三是加速光电混合方案在数据中心落地，以更优能效支撑跨机柜扩展；四是完善产业标准与测试认证体系，降低不同厂商方案的集成成本，提升可维护性与供应链弹性。 在资本市场层面，互连升级带来的机会往往呈链条式扩散：半导体设备为先进制程与先进封装扩产提供支撑；晶圆制造承接有关芯片的产能需求；芯片设计覆盖计算、存储接口与网络通信等关键模块；封测、材料、PCB等环节也会受数据中心高密度化趋势带动。以科创板相关芯片指数为代表的产业链型指数，因覆盖材料设备、设计、制造、封测等环节，提供了观察“算力+互连”协同演进的一个窗口；市场上也有基金产品跟踪相关指数，便于投资者把握产业链景气变化，但仍需充分评估技术迭代与周期波动带来的风险。 前景——“算力竞赛”转向“系统竞赛”，互连能力决定上限 多方信息显示，未来数年人工智能算力需求仍将保持高位增长，但竞争焦点将从单芯片性能延伸到系统级效率与规模化交付能力。谁能在互连带宽、时延、能效与可扩展性之间取得更优平衡，谁就更可能在下一轮基础设施升级中占据主动。随着光互连标准逐步成熟、液冷等配套技术完善以及供应链协同增强，互连环节有望成为推动数据中心架构演进的重要力量，并带动相关半导体产业链持续投入与创新。
当算力增长逐步触及物理与能耗约束，决定产业上限的不再只是“算得更快”，更在于“连得更好”。从技术路线到标准生态——从器件创新到系统工程——互连正在成为新一轮基础设施升级的关键战场。顺应该趋势，需要在开放协作中加快关键环节突破，以更高效率、更低能耗、更强韧性的数字底座支撑智能化发展。