问题——先进制程不断微缩的过程中，硅基晶体管受到漏电增加、功耗上升和制造成本攀升等多重限制，芯片性能提升逼近物理与工程边界。此外，算力快速增长让“存储墙”更加突出：处理器计算能力持续增强，但数据搬运与存取速度难以同步提升，能耗与延迟逐渐成为系统瓶颈。如何在可制造、可控成本的前提下，探索新的材料与架构路径，成为全球半导体竞争的关键议题。 原因——二维半导体材料厚度可低至原子级，栅控能力更强，具备潜在的低功耗优势，被视为延续器件缩放、提升能效的重要方向之一。但二维材料“薄而脆”，也带来产业化难题：大面积均匀生长、器件一致性、复杂电路集成良率，以及与现有CMOS工艺的兼容性，长期制约其从单器件走向可运行系统。针对这些难点，复旦大学有关团队自2014年起持续攻关，围绕材料生长、工艺流程、测试表征与设计方法进行系统布局，逐步建立从器件到电路、从工艺到设计库的能力闭环。 影响——在逻辑计算上，团队研制出基于二维半导体材料的32位RISC-V架构微处理器“无极”（WUJI），一颗芯片上集成5900个二硫化钼晶体管，刷新了二维半导体复杂电路集成水平，并构建包含25种逻辑单元的标准单元库和较高良率基础单元阵列，表明二维半导体不仅能用于单管验证，也具备构建完整计算系统的可行性。其意义在于：为后摩尔时代器件路线提供了可运行的系统级样机与方法支撑，有助于带动EDA、设计库、测试与制造环节的协同迭代。 在存储上，团队提出二维闪存原型器件方案，实现亚纳秒级的非易失存储速度指标，瞄准“存储墙”这个系统性难题。更关键的是，团队落地路径上强调与成熟硅基产业链协同，而非另起炉灶：通过二维半导体与硅基电路的混合架构异质集成，将二维存储电路与成熟CMOS电路分别制造，再以微米尺度互连实现耦合，降低超薄材料在复杂地形电路上直接加工的风险，提高集成良率与工艺可控性。该“混合架构”成果命名为“长缨”（CY-01），并入选“中国科学十大进展”，体现出从单点突破走向系统集成、从实验装置迈向可制造验证的进展。 对策——从全球竞争态势看，新材料与新架构要走向工程化，需要“产学研用”贯通推进。面向工程挑战，关键在于三上协同发力：一是以标准化设计方法和可复用单元库为抓手，推动二维器件设计从“手工试验”转向“工程流程”；二是以工艺兼容性为核心约束，将关键特色工艺嵌入现有产线体系，尽可能复用成熟环节，降低验证成本与迭代周期；三是以示范线为平台开展可靠性、良率爬坡与一致性评估，补齐从论文指标到产品指标之间的工程差距。据介绍，2026年1月，全国首条二维半导体工程化示范工艺线在上海浦东新区点亮，为关键工艺集成、设备适配与规模化验证提供载体，也为后续产业链协同、应用牵引和标准体系建设打下基础。 前景——业内普遍认为，二维半导体的产业化更可能是一条与硅基技术并行演进、以异质集成带动系统能效提升的“增量赛道”，而非简单替代。短期看，示范线的重点是把关键指标从实验室最优值拉回到工程可复制、可量产的稳定区间，集中解决一致性、可靠性与成本结构等问题；中期看，若能在存算融合、边缘计算、低功耗专用计算等场景形成可验证的性能与能耗优势，有望带动器件、工艺到系统架构的联动创新；长期看，随着先进封装、三维互连与材料体系持续演进，二维半导体与硅基平台的协同集成可能成为突破功耗墙与带宽墙的重要组合方式，为我国在下一代信息基础设施竞争中争取更大主动权。
从实验室突破走向产业化验证，中国科学家在二维半导体领域的进展，为全球芯片技术打开了新的探索方向，也体现出我国在关键核心技术攻关上的持续投入。面对国际科技竞争，此成果说明：坚持自主创新与产业协同，才能在前沿技术上形成稳定的推进能力。接下来，如何加速技术迭代、完善从设计到制造的生态链，将成为二维半导体能否深入走向应用、影响产业格局的关键。