问题——性能与工艺竞速下的“HBM之争”加剧 近期，韩国媒体披露，高带宽存储器（HBM）正成为AI算力竞赛中的关键变量。HBM通过堆叠DRAM，并结合逻辑芯片与先进封装，可在更小面积内实现更高带宽和更低能耗，已广泛用于AI训练与推理加速器。围绕第六代HBM（HBM4）的竞争中，尽管SK海力士在客户订单层面占据一定优势，但在部分性能指标与工艺组合上受到对手压力，市场对其后续产品路线的关注明显升温。 原因——逻辑芯片制程与DRAM代际差异带来综合性能落差 从技术链条看，HBM的整体表现不仅取决于DRAM单颗密度与堆叠层数，也受逻辑芯片制程、I/O能力、功耗管理与散热设计等系统因素影响。据报道，SK海力士现阶段方案中，内存芯片仍以10纳米级第五代DRAM工艺为主，逻辑芯片制程选择相对保守；此外，三星在同代产品上推进更高代际DRAM，并将逻辑芯片制程推向更先进节点。业内普遍认为，在功耗上限与封装空间受限的AI服务器场景，逻辑芯片制程升级带来的晶体管密度提升、信号处理效率改善与能耗降低，往往会转化为更直观的带宽与系统性能差异。 影响——客户验证窗口前移，供货格局或再分配 随着生成式人工智能持续扩张，GPU与专用加速器对内存带宽的需求更上升，HBM也从配套器件逐步成为平台级核心资源。业内人士指出，AI芯片厂商通常会在新一代架构确定后提前锁定存储方案，并开展长期验证，以确保量产爬坡阶段的良率与供货稳定。，HBM产品若在关键指标或交付节奏上拉开差距，可能直接影响客户导入顺序与采购比例，并进一步牵动上游晶圆代工、封装测试以及整机服务器的排产安排。与此同时，更多云计算与芯片企业陆续释放采用下一代HBM方案的信号，意味着需求弹性仍在，竞争也将从“单点性能”延伸到“综合交付能力”。 对策——SK海力士押注HBM4E：DRAM升级叠加3纳米逻辑芯片 为在下一轮产品周期中争取主动，据供应链消息，SK海力士计划在HBM4E上推进两项关键升级：其一，堆叠DRAM制程向10纳米级第六代演进，以提升单颗容量与带宽并优化能效；其二，逻辑芯片拟首次引入台积电3纳米工艺，以期在计算与控制能力、功耗与面积上实现更大幅度改善。业内认为，在3纳米、5纳米、7纳米等方案中，3纳米可能带来更高成本与供应协同压力，但在追求极限性能的旗舰产品上更具吸引力，尤其有利于率先切入高端AI加速器市场。 前景——验证与量产节奏将决定“翻盘”成色，产业链协同成胜负手 从市场动向看，已有多家AI芯片与云服务企业表达对HBM4E的兴趣，竞争对手也展示对应的样品并加快客户沟通。业内分析，未来一段时期，SK海力士能否依托旗舰项目完成可靠性验证、量产良率爬坡与稳定供货，将直接影响其在头部客户中的份额变化；同时，3纳米逻辑芯片对代工产能、先进封装协同、测试与热管理提出更高要求，任何环节出现瓶颈都可能拖累最终交付。可以预见，HBM竞争将不再只是存储厂之间的比拼，而是“工艺—封装—系统—客户生态”的综合较量。若SK海力士能在高端型号上率先建立口碑，并逐步向数据中心与云端场景扩展，有望带动其在下一代AI平台中的议价能力与产品影响力回升；反之，若验证进度不及预期，则可能在关键窗口期被对手进一步巩固优势。